曾益慧创杯

一、杯赛题目：运算放大器芯片的设计验证和测试

二、参赛组别：仅限A组

三、赛题背景

赛题围绕微电子和集成电路专业本科生的专业核心基础课程中要求学生掌握的半导体集成电路专业知识和技能进行设计，选取本科生相对熟悉的运算放大器为设计对象，通过“运算放大器芯片的设计验证和测试”这一任务贯穿始终，要求学生完成芯片的设计、硅前测试验证、硅后测试验证和量产测试等任务，考察学生对于专业基础知识的理解深度和专业必备技能的掌握程度。

四、赛题任务：

赛题分初赛、分赛区决赛和全国总决赛三个阶段：

初赛阶段，参赛者需要在EDA工具中完成指定参数指标的运算放大器芯片的设计并完成在EDA工具中的仿真验证工作，根据提交的芯片设计和设计验证报告评分晋级分赛区决赛。

分赛区阶段，参赛者拿到基于分立元器件搭建的运算放大器芯片内部电路板卡（电路中部分器件空缺），在规定时间内现场基于IECUBE-3835半导体参数测试平台完成电路板卡上空缺元器件的测试选型，并对整个电路完成现场要求的测试工作，根据现场的测试电路搭建以及测试结果评分晋级全国总决赛。

全国总决赛阶段，参赛者拿到含有运算放大器芯片样片的Device Interface Board（DIB），现场基于IECUBE-3100或IECUBE-3839集成电路测试ATE平台完成芯片量产测试程序开发，实现芯片的自动化测试，根据现场的量产测试程序以及芯片的自动化量产测试结果评出奖项。

五、杯赛阶段和提交内容：

初赛阶段：

完成运算放大器芯片的电路和版图设计工作，包括设计阶段的前仿和后仿验证工作。对于运算放大器芯片的设计和验证要求如下：

1. 设计指标：

(1) 负载电容：2pF

(2) 相位裕度：≥ 60°

(3) 开环增益：≥ 80dB

(4) 共模输入电压：固定在（VDD + VSS）/2

(5) 输出动态范围：[0.1(VDD-VSS), 0.9(VDD-VSS)]

(6) 电源电压：1.8V±10%

(7) 压摆率：≥ 30V/us

(8) 单位增益带宽：≥ 80MHz

(9) 共模抑制比：≥ 60dB

(10) 负电源抑制比：≥ 80dB

(11) 静态功耗：在满足其他指标的条件下，越低越好

(12) 工作温度：-40℃至+125℃

(13) 工艺角下（TT，SS，FF，SF，FS）仍可以满足指标要求

(14) 只考虑器件失配（忽略工艺角）的蒙特卡洛仿真（计算4.5个Sigma偏差）仍可以满足指标要求

2. 使用0.18μm工艺进行设计

3. EDA设计工具不限制

4. 要求提交芯片设计的技术文档和设计数据，依据评分标准评判成绩进入分赛区决赛，具体包括：

(1) 详细设计方案（Word格式）：系统架构分析、关键技术原理分析及电路指标要求；

(2) 仿真验证文件：前后仿真结果、原理图、版图及验证文件。

分赛区决赛阶段：

参赛者拿到基于分立元器件搭建的运算放大器芯片内部电路板卡（电路中部分器件空缺），在规定时间内现场基于IECUBE-3835半导体参数测试平台完成电路板卡上空缺元器件的测试选型，并对整个电路完成现场要求的测试工作。

分赛区决赛阶段的说明：

1. 现场提供运算放大器芯片内部电路板卡、搭建电路所需的分立元器件、必备线缆和IECUBE-3835平台；

2. 现场比赛时长2个小时；

全国总决赛阶段：

参赛者拿到含有运算放大器芯片样片的Device Interface Board（DIB），现场基于IECUBE-3100或IECUBE-3839集成电路测试ATE平台和软件开发环境，完成运算放大器芯片量产测试程序开发，实现芯片的自动化测试。

全国总决赛阶段的说明：

1. 测试系统现场已经搭建好（包括测试对象运算放大器芯片），参赛队伍在此基础上进行开发即可。测试硬件平台基于IECUBE-3100或IECUBE-3839集成电路测试ATE平台实现，测试软件框架基于LabVIEW实现；

2. 现场比赛时长2个小时；

六、评分标准：

1. 初赛阶段评分依据

1. 分赛区决赛和全国总决赛阶段评分依据

(1) 现场硬件搭建、测试结果和测试程序的编写等情况

(2) 测试程序的运行情况

七、其他注意事项：

1. 参加企业命题杯赛的作品，杯赛出题企业有权在同等条件下优先购买参加本企业杯赛及单项奖获奖团队作品的知识产权。

2. 大赛组委会和杯赛企业对参赛作品提交的材料，在大赛相关环节中有使用权和展示权。

3. 参赛项目可以参考现有公开发表的文献和论文内容，但应当在技术论文和答辩PPT中注明来源，且不能将参考的内容作为自己作品的创新部分。

（请参赛团队务必添加报名杯赛的答疑钉钉群中，以便及时获取杯赛最新通知及进展，群号码及入群方式：点击查看）