第八届集创赛杯赛题目——紫光教育杯

紫光教育杯

三、赛题背景：

半导体物理、器件和工艺课程是本科微电子和集成电路专业最核心的三大专业基础课程。不同于软件等以某一类技能（如Java，Python）为职业路径的专业，集成电路专业是一个知识体系繁杂的“Know-How”型学科，所以，这三门基础课程对于学生后期专业核心课程的理解和未来走入职场后的职业生涯晋升通道都具有很重要的作用。

从实际高校教学的层面，由于没有足够的产业实践和应用案例，学生往往忽视这些课程在实际岗位中的作用，同时，由于这些课程与后续集成电路设计等核心专业课程的衔接度有限，学生对于这些课程的重视程度也是有限的。

本赛题就是基于这一背景，专门面向本科学生，设置与产业相关的竞赛题目，加强学生对于专业基础课程的重视。

上述课程在产业中较为常见的应用主要体现在集成电路工艺制造方向：在Foundry中，每一代工艺制程的良品率达标后，最终提供给集成电路设计人员的半导体工艺设计包（Process Desing Kit，PDK）中，会包含Foundry可以直接调用的各种器件信息（如SPICE器件模型和版图PCell）。根据Foundry的实际工作内容，器件工艺制造全流程大致可以分为三个阶段：

1. 器件工艺仿真设计阶段：对器件进行仿真设计，使其特性满足该代节点的工艺要求。

2. 器件制造与测试验证阶段：设计各种尺寸的待测器件（DUT），完成器件的工艺制造过程，测试器件的电学特性（I-V、C-V等），验证所设计的器件是否满足性能指标要求及良品率的要求。

3. 器件建模与完成PDK阶段：基于EDA软件所支持的器件模型（如BSIM4、BSIM-CMG等），进行器件的建模和参数提取工作，完成PDK的建设，最终供芯片设计人员使用。

四、赛题任务：

赛题分为初赛、分赛区决赛和全国总决赛三个阶段，贯穿器件工艺制造全流程。通常，PDK中会包含各类器件，如某Foundry的28nm PDK中，包含：二极管、无源器件、三极管和MOSFET。在PDK所包含的器件中，MOSFET无疑是本科阶段最为重要的器件结构，故本题目主要涵盖28nm MOSFET器件工艺制造全流程的三个阶段，分别对应初赛、分赛区决赛和全国总决赛的内容。

1. 初赛：28nm MOSFET器件工艺仿真设计

在90nm节点以前，MOSFET工艺尺寸随着摩尔定律的缩小是一件相对容易的事情，通常称为“Happy Scaling Era”。到了90nm节点之后，由于栅氧化物的漏电流呈指数增加，器件缩小变得不那么容易了，在90nm到28nm的Scaling-down的过程中：应力工程、高介电常数介质和金属栅工艺（HKMG）、Silicide和Low K层间介质等技术是有效的推进MOSFET尺寸缩小的主要手段，将集成电路的平面工艺推至巅峰。在28nm以下，在平面工艺上继续抑制漏电变得极为困难。产业界开始使用三维结构FinFET、全耗尽绝缘体上硅（FDSOI）和围栅纳米片（GAA）来继续推进摩尔定律，一直演化到今天的3nm制程。

请参赛者自行设计一个28nm节点的MOSFET结构（器件极性：NMOS、栅长：28nm、栅宽：100nm），在基本满足产业常见的特性条件下（具体见附件1），尽可能减小其漏电。

在产业界中，通常使用亚阈值区摆幅和漏致势垒降低效应值（Drain Induced Barrier Lowering，DIBL）来评估器件的漏电大小，请同学们根据附件2的定义，给出上述指标具体定量计算结果。

参赛者需要根据设计结果完成设计报告（Word），根据提交的报告评分确定晋级分赛区决赛的名单。

在初赛报名结束后，由本赛事承办企业提供线上培训活动，线上培训活动会告知初赛仿真软件的获取方法，由参赛者自行在电脑上安装使用。

2. 分赛区决赛：28nm MOSFET器件建模与完成PDK阶段

在各个分赛区决赛现场会提供用于器件建模和参数提取的成套测试数据，参赛者需要在规定时间内使用现场提供的集成电路器件建模竞赛设备，基于BSIM4模型，现场完成28nm MOSFET器件建模和参数提取工作，根据现场的实操过程以及建模结果评分确定晋级全国总决赛的名单。

比赛形式为线下实操（不允许线上参与），时长2小时，详细比赛安排现场发布。

在确定晋级各分赛区决赛的队伍后，由本赛事承办企业提供针对分赛区决赛的线上培训活动，并为各个晋级队伍提供远程桌面环境，远程桌面环境与最终线下比赛环境基本一致，各参赛队通过公网远程访问集成电路器件建模竞赛设备进行赛前训练和备战。

3. 全国总决赛：28nm MOSFET器件制造与测试验证阶段

在全国总决赛现场会提供一种MOSFET器件设计方案和待优化性能指标，参赛者需在规定时间内使用现场提供的集成电路工艺制造与测试“虚实联动”竞赛设备，现场完成28nm MOSFET的器件制造优化与测试验证过程，验证所设计的器件是否满足性能指标要求并进行优化，根据现场的实操过程以及测试验证结果评出最终总决赛奖项。

比赛形式为线下实操（不允许线上参与），时长2小时，详细比赛安排现场发布。

在确定晋级全国总决赛的队伍后，由本赛事承办企业提供针对全国总决赛的培训活动，并为各个晋级队伍提供竞赛设备进行训练和备战。竞赛设备为实体设备，数量有限，具体由本赛事承办企业负责安排设备的流转工作。

五、评分标准

1. 初赛阶段评分标准

参赛者需要根据设计结果完成设计报告（Word），根据提交的报告评分确定晋级分赛区决赛的名单，具体评分标准如下：

大项	分值	评分要求
设计正确性	40分	所设计的MOSFET结构是否合理（例如：器件极性为NMOS；不存在衬底穿通现象；栅氧化层、栅极、侧墙、金属电极等局部结构符合NMOS典型器件结构）所设计的MOSFET是否满足28nm尺寸要求所设计的MOSFET是否基本满足28nm性能约束（参考附件1）
最终性能	40分	所设计的MOSFET的亚阈值区摆幅具体数值（计算方法见附件2）所设计的MOSFET的漏致势垒降低效应值的具体数值（计算方法见附件2）
理论分析	10分	设计合理性分析设计创新性分析（如应力工程、高介电常数介质和金属栅工艺（HKMG）、Silicide等技术）
文档撰写	10分	设计文档格式美观、重点突出、条理清晰。内容详细充分。

2. 分赛区决赛评分标准

分赛区决赛评分标准将在初赛结束后面向进入分赛区决赛的选手公布，主要根据现场完成28nm MOSFET的器件建模和参数提取工作的实际表现客观评定。

3. 全国总决赛评分标准

全国总决赛评分标准将在分赛区决赛结束后面向进入全国总决赛的选手公布，主要根据现场完成28nm MOSFET的器件制造与测试验证过程的实际表现客观评定。

六、其他注意事项：

1. 参加企业命题杯赛的作品，杯赛出题企业有权在同等条件下优先购买参加本企业杯赛及单项奖获奖团队作品的知识产权。

2. 大赛组委会和杯赛企业对参赛作品提交的材料，在大赛相关环节中有使用权和展示权。

3. 参赛项目可以参考现有公开发表的文献和论文内容，但应当在技术论文和答辩PPT中注明来源，且不能将参考的内容作为自己作品的创新部分。

附件1：

以下为某Foundry 28nm NMOS器件（栅长=28nm，栅宽=100nm）在测量温度为25℃的典型特性，供参赛者在设计MOSFET时参考。

附件2：

1. 亚阈值区摆幅的说明：

亚阈值区摆幅相关的理论基础请参考如下视频：

https://video.hugbing.cn/sv/3caf7f7b-18cda9d758c/3caf7f7b-18cda9d758c.mp4

亚阈值区摆幅在亚阈值区定义，具体为：d(Vgs)/d(log10(Id))，单位为mv/dec。在数值上等于使漏电流Id变化一个数量级所需要的栅压增加量d(Vgs)，表示了Id_Vgs曲线在亚阈值区的上升率。在本题中，我们规定当Vds=0.05V，Vbs=0V时的亚阈值区摆幅为本题所要计算的指标。举例说明：下图中的亚阈值区摆幅为0.265-0.17=95mv/dec