第九届集创赛杯赛题目——中科亿海微杯

中科亿海微杯

一、杯赛题目:基于中科亿海微FPGA的图像处理系统

二、参赛组别:A组B组

三、赛题任务

FPGA具有高度并行计算处理能力和可重构性,在图像处理领域有着广泛的应用。本赛题要求基于中科亿海微的FPGA实现基本的图像处理系统,包括图像采集,图像处理,图像显示全过程。图像采集部分要求完成图像数据的实时采集(使用开发板配套摄像头配套摄像头资料见后文);图像处理部分要求设计图像处理算法的硬件加速电路,算法设定为目标识别与检测,可以采用传统算法进行识别目标物特征提取(如形状,颜色,纹理等),并设计分类器进行识别分类,也可以采用AI模型进行识别分类;图像显示可以选择VGA或者HDMI显示屏,设计相应的驱动电路,将视频图像和识别结果呈现出来。

参赛队可以基于以上机器视觉目标识别系统,结合开发板提供的外设接口(串口,以太网接口等),设计并开发针对某个具体场景的图像处理应用,包括并不限于工业检测、医疗诊断、智能安防等。

四、赛题技术指标

分别完成图像传感器和VGA(或HDMI)显示屏的驱动电路设计,建立图像输入到显示输出的视频流。参赛者可以自行设计针对特定场景的识别或检测任务系统要求指标如下:

1.识别种类数量越多越好;

2.识别准确度尽可能高;

3.鼓励参赛队如使用AI模型进行识别;

4.对数据通路架构和时序进行优化设计,尽可能提高视频流帧频。

设计应尽可能使用到开发板上的外设接口(串口,以太网接口等),并实现相应接口的驱动电路设计。

本次大赛指定板卡(中科亿海微Link-Sea-H6A图像处理套件,介绍见后文企业将提供板卡(包含配套摄像头)免费借用支持。

五、设计阶段提交内容

1.汇报PPT:

(1)项目介绍

(2)设计内容和方案

(3)技术创新点

(4)测试结果

2.设计文档:

(1)项目简介

(2)设计方案详述

(3)项目创新点

(4)测试结果

(5)团队介绍和竞赛收获

3.工程源码

4.效果演示视频

六、评分标准

大项

内容

分值

评分要求

基础技术指标

完成视频数据流的建立,包括图像传感器,显示器的驱动电路设计

10分

图像数据正常采集,并可以在显示屏实时显示

完成图像处理算法加速电路设计

50分

基于FPGA完成图像处理加速,根据算法所支持的目标识别数量、识别准确率视频帧频进行综合评比。

1:识别的目标种类10分。

2:识别准确率15分。

3:视频帧频满分10分,根据视频流畅度和帧频进行评比,帧频越高,分值越高。

4:所使用的算法复杂性对目标物提取的特征数量。15

进阶技术指标

基于FPGA开发板外设接口设计一个创新型场景应用

10分

使用到开发板上的外设接口资源,如串口,以太网口等,并完成相应驱动电路设计

创新性

项目在技术或创意上的创新

10分

项目和技术实现具有创新性,有一定的产业应用前景

设计文档

设计文档及工程源码

10分

所有要求文档及源代码是否提交

文档是否规范清晰

源代码是否规范、完整

现场汇报及答辩

现场答辩

10分

汇报PPT是否重点突出、条理清晰

团队协作分工介绍

现场演示及答辩表现优秀

七、参赛资源说明

1.参赛所选用的FPGA开发平台限定于中科亿海微FPGA开发板,开发板可向企业申请借用,借用方式将另行公布至本杯赛钉钉群。

2.开发所使用的EDA工具由企业提供,具体获得方式和使用说明由本赛杯钉钉群发布。

3.显示器、采集卡等其他赛题所需外设需自备。

八、赛事平台

1.配套摄像头资料

摄像头基于CMOS芯片图像传感器OV5640,通过DVP接口与FPGA实现图像的传输。

                      摄像头实物图

(1)摄像头参数

接口

DVP接口

像素

硬件像素500万

感光芯片

OV5640

感光尺寸

1/4

镜头参数

5MP/M12接口,焦距3.6mm,监控角度80-96度

模组内容

内含电源电路,闪光驱动电路

功能支持

手动调焦,自动曝光控制,自动白平衡

图像格式

RAW RGB,RGB565/555/444,YUV422/420/422等

捕获画面

QSXGA(2592x1944),1080p,QVGA(320x240),1280x960

(2)摄像头管脚定义

2.中科亿海微Link-Sea-H6A图像处理套件简介

Link-Sea-H6A图像处理套件是中科亿海微基于自研芯片EQ6HL130开发的适用于图像处理应用开发的套件。

开发套件基于公司EQ6HL130芯片,芯片介绍如下:

  • 基于标准40nm CMOS工艺设计加工;

  • 具有1360004输入LUT

  • 具有136000个可编程寄存器;

  • 具备1200个4.5Kbit的嵌入式存储器单元(包含奇偶校验位),最大可实现5400Kbit的双端口RAM;

  • 具备192个高速18bitx18bit乘法器;

  • 具有8个可编程PIL实现频率综合,最多可提供16路全局时钟信号;

  • 可编程IO个数为338个,支持多种IO标准3.3V/2.5V/1.8V/1.5V-IVTTLICMOS标准,支持SSTL2/SSTL3标准;

  • 支持主动串行、被动串行、JTAG、主动并行、被动并行、SPI等配置模式,建议配置速率在1MHz~15MHz

开发套件集成板上FLASH、EEPROM、SDRAM、按键、LED灯等外设,其中SDRAM实现两片,每片容量为4M*16bit。板上集成USB-JTAG,可直接通过TYPE-C数据线对开发套件进行调试,主要对外接口包括:

  • 1路以太网接口;

  • 2路基于USBUART串口;

  • 2camera接口;

  • 2VGA输出接口;

  • 1LCD输出接口;

  • 1HDMI输出接口;

  • 扩展IO不少于40pin

开发套件还包括一个ARM处理器,型号为STM32F407,ARM与FPGA之间的接口为FSMC以及IO接口互联。

九、其他说明

1.参加企业命题杯赛的作品,杯赛出题企业有权在同等条件下优先购买参加本企业杯赛及单项奖获奖团队作品的知识产权。

2.大赛组委会和杯赛企业对参赛作品提交的材料,在大赛相关环节中有使用权和展示权。

3.参赛项目可以参考现有公开发表的文献和论文内容,但应当在技术论文和答辩PPT中注明来源,且不能将参考的内容作为自己作品的创新部分。


(请参赛团队务必有一名成员添加报名杯赛的答疑钉钉群中,以便及时获取杯赛最新通知及进展,避免遗漏重要信息,群号码及入群方式:点击查看